特許

J-GLOBAL ID：200903093130949375

トーン信号検出回路

発明者： 粟田 豊 ,  真鍋 厚 ,  小泉 伸和 ,  村上 典生 ,  角石 光夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-193837
公開番号（公開出願番号）：特開平5-037575
出願日： 1991年08月02日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】トーン信号を検出する回路に関し、簡単な回路構成によって低消費電力化を実現できるトーン信号検出回路を提供することを目的とする。【構成】1ビットのアナログディジタル(A/D)変換手段1を備えて、入力信号をディジタル信号列に変換し、複数個の信号列発生乗算手段21 〜2n を備えて、異なる位相を有する複数個の同一信号列を発生してこのディジタル信号列とビットごとに乗算を行ない、複数個の計数手段31 〜3n を備えて、各信号列発生乗算手段21 〜2n の出力をアップダウンカウントし、複数個の絶対値手段41 〜4n を備えて、各計数手段31 〜3n の出力の絶対値を求め、加算手段5を備えて、各絶対値手段41 〜4n の出力の和を求め、比較手段6を備えて、加算手段5の出力が所定値に等しいときトーン信号の検出出力を発生することで構成する。

請求項（抜粋）：

入力信号をディジタル信号列に変換する1ビットのアナログディジタル(A/D)変換手段(1)と、異なる位相を有する複数個の同一信号列を発生して該ディジタル信号列とビットごとに乗算する複数個の信号列発生乗算手段(21 〜2n )と、該各信号列発生乗算手段(21〜2n )の出力をアップダウンカウントする複数個の計数手段(31 〜3n )と、該各計数手段(31 〜3n )の出力の絶対値を求める複数個の絶対値手段(41 〜4n )と、該各絶対値手段(41 〜4n )の出力の和を求める加算手段(5)と、該加算手段(5)の出力が所定値に等しいとき検出出力を発生する比較手段(6)とを備えたことを特徴とするトーン信号検出回路。

IPC (3件)：

H04L 27/00 ,  H04M 11/00 ,  H04Q 1/446