特許

J-GLOBAL ID：200903093133324058

半導体集積回路

発明者： 山内 辰美 ,  岩村 将弘
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-055528
公開番号（公開出願番号）：特開平6-267271
出願日： 1993年03月16日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 半導体集積回路のチップ内配線の遅延時間を低減する。【構成】 半導体集積回路のメモリセルアレイを複数のブロックに分割し、当該ブロックのそれぞれに独立にブロック内のメモリセルアレイ120のデータを出力するための出力バッファ回路140及び出力パッド150を備える。また、半導体集積回路に、前記分割された複数のブロックのメモリセルアレイ120それぞれから1ビットのデータを読みだすようにアドレス信号をデコードするデコード手段を備える。また、当該ブロックのそれぞれに独立に、信号を入力するための入力バッファ回路520及び入力パッド540〜541やアドレス信号をデコードするためのデコード回路530を備える。【効果】

請求項（抜粋）：

アドレス信号をデコードするデコード手段と、メモリセルをアレイ状に配置したメモリセルアレイと、メモリセル内のデータを読みだすための読み出し手段と、読みだしたデータを出力するための出力バッファ手段とを含む半導体集積回路に於いて、半導体集積回路が、複数のブロックに分割され、該分割されたブロックのそれぞれに独立に当該ブロック内から読みだされたデータを出力するための出力バッファ手段が備えられたことを特徴とする半導体集積回路。

IPC (3件)：

G11C 11/401 ,  G11C 8/00 312 ,  G11C 11/41

FI (2件)：

G11C 11/34 371 K ,  G11C 11/34 345