特許
J-GLOBAL ID：200903093191756359
電流加算型ディジタル/アナログ変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-010672
公開番号（公開出願番号）：特開平5-206860
出願日： 1992年01月24日
公開日（公表日）： 1993年08月13日
要約：
【要約】【目的】 スタンバイ時における低消費電力化を図った電流加算型ディジタル/アナログ変換回路の提供を目的とする。【構成】 電流加算型ディジタル/アナログ変換回路のスタンバイ時に、基準電流用Pチャネルトランジスタ1と定電流発生用Pチャネルトランジスタ2の各ゲートを制御する出力電流制御用Pチャネルトランジスタ4および基準電流入力部に電流を遮断させる基準電流制御用Pチャネルトランジスタ3を備えた構成を有する。
請求項（抜粋）：
第1の端子を電源に、第2の端子を制御端子に接続し、基準電流を流す第1のトランジスタと、前記第1のトランジスタの前記制御端子と電源の間に接続される第2のトランジスタと、前記第1のトランジスタの第2の端子と定電流源間に接続された第3のトランジスタとを備え、前記第2のトランジスタの制御端子に制御信号が印加され、前記第3のトランジスタの制御端子に前記制御信号の反転信号が印加され、前記第1のトランジスタの制御端子をアナログ出力電流を発生させる、電流セルのバイアス用端子に接続した電流加算型ディジタル/アナログ変換回路。
IPC (2件)：
引用特許：
前のページに戻る
