特許
J-GLOBAL ID:200903093198774980

表裏導通基板の製造方法及び半導体実装基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 安齋 嘉章
公報種別:公開公報
出願番号(国際出願番号):特願平11-342060
公開番号(公開出願番号):特開2001-160678
出願日: 1999年12月01日
公開日(公表日): 2001年06月12日
要約:
【要約】【課題】 導電部の導電性、空気封止性及び位置精度が高く、平滑性や平面性に優れ、絶縁体として使用できる材料の幅が広く、しかも製造の手間やコストを低減することが可能な表裏導通基板の製造方法及びこの方法により製造された表裏導通基板を用いた半導体実装基板の製造方法を提供する。【解決手段】 線状の導電体をその長手方向に沿い一端より軟化状態の絶縁体に圧入し、この導電体が圧入された絶縁体を硬化することにより板状の絶縁体の内部に線状の導電体が含まれ、この導電体により絶縁体の表裏面が導通している表裏導通基板を製造する。また、このような方法により製造された表裏導通基板に半導体素子を接合して半導体実装基板を製造する。
請求項(抜粋):
板状の絶縁体の内部に線状の導電体が含まれ、前記導電体により前記絶縁体の表裏面が導通している表裏導通基板の製造方法であって、前記導電体をその長手方向に沿い一端より軟化状態の前記絶縁体に圧入する圧入工程と、前記導電体が圧入された前記絶縁体を硬化する硬化工程とを含む表裏導通基板の製造方法。
Fターム (7件):
5E317AA27 ,  5E317BB01 ,  5E317BB16 ,  5E317CC08 ,  5E317CD01 ,  5E317CD31 ,  5E317GG16

前のページに戻る