特許

J-GLOBAL ID：200903093219876843

積層型半導体装置およびその製造方法

発明者： 須賀原 和之 ,  岩松 俊明 ,  一法師 隆志 ,  味香 夏夫 ,  小川 敏明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-164593
公開番号（公開出願番号）：特開平5-198739
出願日： 1992年06月23日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 基板同士を比較的低温の熱処理で貼合わせることにより、デバイス特性に悪影響を及ぼすことなく積層型半導体装置を形成する.【構成】 第1のデバイスを形成した第1の半導体基板51上を層間絶縁層57で覆い、その上に平坦化した多結晶シリコン層58を形成する。この多結晶シリコン層58表面に、一方で第2の半導体基板上に形成された高融点金属層61の表面を密着するとともに、700°C以下の熱処理を施し、高融点金属層61をシリサイド化させることにより、第1の半導体基板51と第2の半導体基板59とを接合固定する。

請求項（抜粋）：

第1の半導体基板と、この第1の半導体基板の一主面上に形成されたシリコン層と、このシリコン層上に形成された高融点金属シリサイド層と、一主面が前記高融点金属シリサイド層の表面と接合された第2の半導体基板とを備えた積層型半導体装置。

IPC (3件)：

H01L 27/00 301 ,  H01L 27/12 ,  H01L 29/784