特許
J-GLOBAL ID：200903093243194605
デマルチプレクサ、及び通信システム
発明者：
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163020
公開番号（公開出願番号）：特開平8-335918
出願日： 1995年06月06日
公開日（公表日）： 1996年12月17日
要約：
【要約】【目的】 本発明の目的は、デマルチプレクサの占有面積を低減すること、及び消費電力を低減することにある。【構成】 入力データから第1分離出力を得るためのフリップフロップ(14)と、入力データから第2分離出力を得るためのラッチ(12)とを設け、フリップフロップの出力端子を第1分離出力端子(16)に結合し、ラッチの出力端子を第2分離出力端子(17)に結合することによって、デマルチプレクサ単位回路の規模の縮小化を図る。また、そのような単位回路を複数段結合した場合において、高速段の構成素子数の低減により、消費電力の低減化を図る。
請求項（抜粋）：
多重化されたデータを取込むための入力端子と、分離出力のための第1分離出力端子、及び第2分離出力端子とを含み、上記入力端子を介して取込まれた多重化データを分離して上記第1分離出力端子、及び第2分離出力端子から出力可能な単位回路が複数配置され、且つ、単位回路の第1分離出力端子又は第2分離出力端子が、それの後段に配置された単位回路の入力端子に結合されて成るデマルチプレクサにおいて、上記単位回路は、上記入力端子を介して取込まれたデータから第1分離出力を得るためのフリップフロップと、上記入力端子を介して取込まれたデータから第2分離出力を得るためのラッチとを含み、上記フリップフロップの出力端子が上記第1分離出力端子に結合され、上記ラッチの出力端子が上記第2分離出力端子に結合されて成ることを特徴とするデマルチプレクサ。
IPC (2件)：
FI (2件)：
H04J 3/04 A
, H03K 17/00 F
