マスタースライス半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-151398
公開番号（公開出願番号）：特開平10-341011
出願日： 1997年06月09日
公開日（公表日）： 1998年12月22日
要約：

【要約】【課題】従来のゲートアレイに代表されるマスタースライス半導体集積回路はCMOS回路を前提に構成されており、パストランジスタロジック回路を適用するには使用効率、消費電力等の観点から無理があるという課題があった。【解決手段】ベーシックセルを構成する各トランジスタのゲート、ドレイン、ソースの各電極を共有せず、独立させ配線の自由度を高めた。またN型MOSFETの個数をP型MOSFETの個数の3倍以上とした。【効果】N型MOSFETによる論理が構成しやすくなり、パストランジスタ回路がマスタースライス半導体集積回路で実現するようになった。その結果、パストランジスタロジックの特長である少トランジスタ数、低消費電力の集積回路がマスタースライスの安価な費用と短納期で製作できるようになった。

請求項（抜粋）：

a)絶縁ゲート電界効果型トランジスタ(以下MOSFETと略す)を用い、複数の基本素子集合(以下ベーシックセルと称する)が配列され、配線層により該ベーシックセル間が接続されてなるマスタースライス方式の半導体集積回路装置において、b)前記ベーシックセルを構成するN型MOSFETとP型MOSFETの各MOSFETのゲート電極、ソース電極、ドレイン電極は配線層以外では切り離されており、c)前記ベーシックセルを構成するN型MOSFETの個数はP型MOSFETの個数の3倍以上であることを特徴とするマスタースライス半導体集積回路装置。

IPC (4件)：

H01L 27/118 , H01L 21/82 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 21/82 M , H01L 21/82 W , H01L 27/04 A

前のページに戻る