特許
J-GLOBAL ID:200903093305257528

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-069735
公開番号(公開出願番号):特開平10-270512
出願日: 1997年03月24日
公開日(公表日): 1998年10月09日
要約:
【要約】【課題】半導体装置の製造にあたり、ウェーハ上の半導体集積回路の電気特性をプローブを用いて測定する際、酸化などによるプローブとパッド間の接触抵抗の増大を防ぎ、測定を正確に行えるようにすることにある。【解決手段】アルミニウム膜5などで形成したボンディングパッド部10の穴開けを行った後、そのパッド部10の最表面に反射防止膜であるチタンナイトライド膜6を残した状態でプローブ9を当て、電気特性を測定する。この膜6により、アルミニウム膜5の酸化やフッ化を防止し、プローブ9とパッド10間の接触抵抗を増大させないで済む。電気特性測定終了後、後工程のボンディングの妨げとなるパッド10上のチタンナイトライド膜6を除去する。
請求項(抜粋):
シリコン基板上に絶縁膜を介してバリヤメタルを積層し、その上にアルミニウム膜および反射防止膜からなるボンディングパッドを形成した後、パシベーション膜で保護する工程と、前記パシベーション膜の上からレジストを塗布した後、パターニングを行ってパッド開孔部部分の前記パシベーション膜を除去し前記反射防止膜を露出させる工程と、前記パッドの露出した前記反射防止膜にプローブを接触させ、電気特性を測定する工程と、前記ボンディングパッドにボンディング接続を行うために、前記開孔部に位置する前記反射防止膜を除去し、しかる後前記パシベーション膜上に残されたレジストを除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/66 ,  H01L 21/60 301 ,  H01L 21/321
FI (4件):
H01L 21/66 E ,  H01L 21/66 B ,  H01L 21/60 301 P ,  H01L 21/92 602 J

前のページに戻る