特許
J-GLOBAL ID：200903093320649440
パルス信号発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-357799
公開番号（公開出願番号）：特開平6-197597
出願日： 1992年12月25日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 メモリに格納される連続した同一データの繰り返しを回避し、メモリに格納する際のデータ量を低減し、記憶容量の小さなメモリを使用できるパルス信号発生回路を得る。【構成】 プリセットデータに対応してそのプリセットデータの繰り返し回数を記憶した繰り返し回数記憶部11、上記繰り返し回数およびメモリに記憶されたプリセットデータのアドレスを指定して上記出力回数情報および上記プリセットデータを読み出すデータ読出し回路9、上記繰り返し回数記憶部11から読み出された繰り返し回数と上記オーバーフロー信号とを基に上記データ読出し回路の指定するアドレスを制御する制御回路14とを備える。
請求項（抜粋）：
所定ビット数の出力パターンが複数記憶されており、オーバーフロー信号を基に上記出力パターンが順次読み出される出力パターン記憶回路と、上記オーバーフロー信号を出力するタイマと、上記出力パターン記憶回路から読み出された出力パターンを出力する出力回路と、上記タイマに供給するプリセットデータを記憶したメモリと、そのメモリから読み出されたプリセットデータを上記タイマに出力するプリセットデータ出力回路と、上記プリセットデータに対応してそのプリセットデータの繰り返し回数を記憶した繰り返し回数記憶部と、その繰り返し回数記憶部に記憶された繰り返し回数と上記メモリに記憶されたプリセットデータのアドレスを指定してその繰り返し回数とプリセットデータを読み出すデータ読出し回路と、上記繰り返し回数記憶部から読み出された繰り返し回数と上記タイマから出力されるオーバーフロー信号とを基に上記データ読出し回路の指定するアドレスを制御する制御回路とを備えたことを特徴とするパルス信号発生回路。
IPC (2件)：
前のページに戻る
