特許

J-GLOBAL ID：200903093323830650

半導体装置

発明者： 佐原 正哲 ,  鈴木 高志
出願人/特許権者： 浜松ホトニクス株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-038444
公開番号（公開出願番号）：特開平9-232621
出願日： 1996年02月26日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 直線性や応答性に優れた光検出特性を有し、また、高感度に光を検出することができる半導体装置を提供する。【解決手段】 低抵抗のp型半導体基板1の上に高抵抗のp型エピタキシャル層2が形成される。そのp型エピタキシャル層2中の所定領域にp型埋込層3a,3bおよび3cが形成される。p型埋込層3a,3bおよび3c中それぞれにn型埋込層4a,4cおよびn型拡散層4bが形成される。p型エピタキシャル層2の上であってn型拡散層4bの一部または全部を除く領域にn型エピタキシャル層5が形成される。n型エピタキシャル層5のn型埋込層4aおよび4cそれぞれの上方の領域にバイポーラトランジスタまたはCMOSトランジスタが形成される。p型半導体基板1、p型エピタキシャル層2、p型埋込層3bおよびn型拡散層4bから、p+p-pn接合構造のリーチスルー型のAPDが構成される。

請求項（抜粋）：

低抵抗のp型半導体基板と、前記p型半導体基板の上に形成された高抵抗のp型エピタキシャル層と、前記p型エピタキシャル層中の第1の領域に形成された第1のp型埋込層と、前記p型エピタキシャル層中の前記第1の領域とは異なる第2の領域に形成された第2のp型埋込層と、前記p型エピタキシャル層の前記第1のp型埋込層上に形成されたn型拡散層と、前記p型エピタキシャル層の前記第2のp型埋込層中に形成されたn型埋込層と、前記p型エピタキシャル層の上であって、前記n型拡散層の一部または全部を除く領域に形成されたn型エピタキシャル層と、を備え、前記p型半導体基板、前記p型エピタキシャル層、前記第1のp型埋込層および前記n型拡散層からアバランシェフォトダイオードが形成され、前記n型エピタキシャル層の前記n型埋込層の上方の領域に信号処理回路が形成される、ことを特徴とする半導体装置。

IPC (3件)：

H01L 31/107 ,  H01L 27/14 ,  H01L 31/10

FI (3件)：

H01L 31/10 B ,  H01L 27/14 K ,  H01L 31/10 G