特許
J-GLOBAL ID：200903093327107040
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-009970
公開番号（公開出願番号）：特開平8-204119
出願日： 1995年01月25日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 ダイパッドの両面に、接続不良や短絡を生じることなく、また、ボンディングワイヤを短くして搭載することができ、さらにインナーリードの変形を防止し多ピン化が可能で信頼性の高い半導体装置構造を提供することを目的とする。【構成】 本発明の半導体装置の特徴は、第1の面および第2の面の周縁部に、その少なくとも一か所でスルーホール5を介して相互に接続されてなる第1および第2の回路パターン3a,3bを具備した絶縁性基板からなる半導体チップ搭載部1と、前記半導体チップ搭載部1の第1または第2の回路パターン3a,3bの外方端に先端が接続された複数のインナ-リ-ド7と、各インナ-リ-ド7に連設されたアウタ-リ-ドとを具備したリードフレーム6と、前記半導体チップ搭載部1の第1の面および第2の面にそれぞれ搭載され、前記第1および第2の回路パターン3a,3bに電気的接続のなされた第1および第2の半導体チップ2a,2bとを具備したことにある。
請求項（抜粋）：
第1の面および第2の面の周縁部に、その少なくとも一か所でスルーホールを介して相互に接続された第1および第2の回路パターンを有する絶縁性基板からなる半導体チップ搭載部と、前記半導体チップ搭載部の第1または第2の回路パターンの外方端に先端が接続された複数のインナ-リ-ドと、各インナ-リ-ドに連設されたアウタ-リ-ドとを具備したリードフレームと、前記半導体チップ搭載部の第1の面および第2の面にそれぞれ搭載され、前記第1および第2の回路パターンに電気的接続のなされた第1および第2の半導体チップとを具備したことを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
