特許

J-GLOBAL ID：200903093337906439

乗算回路

発明者： 寿 国梁 ,  楊 維康 ,  高取 直 ,  山本 誠
出願人/特許権者： 株式会社鷹山
代理人 (1件)： 山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-139136
公開番号（公開出願番号）：特開平7-006190
出願日： 1993年05月17日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 転送誤差を最小限に抑える乗算回路を提供することを目的とする。【構成】 1入力多出力セレクタSELの出力側に複数のサンプル・ホールド回路H1〜H6を接続し、これら複数のサンプル・ホールド回路H1〜H6に多入力多出力マルチプレクサMUXを接続し、このマルチプレクサMUXの多出力に対応した複数の乗算器M1〜M6を備え、この複数の乗算器M1〜M6に適宜加算器ADD等を接続する。

請求項（抜粋）：

アナログ入力電圧が接続された1入力多出力セレクタと、このセレクタの出力側に接続された複数のサンプル・ホールド回路と、これらサンプル・ホールド回路が入力側に接続された多入力多出力マルチプレクサと、このマルチプレクサの出力側に接続され、2進数の各桁に対応した容量のキャパシタンスを並列し各キャパシタンスの出力を開閉可能に統合してなる容量結合とを備えた乗算回路。

IPC (2件)：

G06G 7/16 ,  G11C 27/02