特許
J-GLOBAL ID：200903093345783796

DC-DCコンバータの制御回路および制御方法

発明者：
長谷川 守仁

長谷川 守仁 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 特許業務法人コスモス特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-367132
公開番号（公開出願番号）：特開2007-174771
出願日： 2005年12月20日
公開日（公表日）： 2007年07月05日
要約：
【課題】スイッチング周波数差による可聴騒音の発生を防止し、入力電源リップル電圧の増大を防止可能であるコンパレータ制御型DC-DCコンバータの制御回路および制御方法を提供すること。【解決手段】位相比較器FCは、出力信号FP2と遅延信号FR1との位相差に応じて、比較結果信号CONTを出力する。遅延回路DLY2は、比較結果信号CONTに応じて、遅延時間を調整するフィードバック制御を行う。そして遅延回路DLY2は、出力信号SQB2の立ち下がりエッジの入力時から所定の遅延時間の経過後に遅延信号FR2を出力する。所定時間経過後の時間t16においては、遅延信号FR1の周期TT1と出力信号FP2の周期TT2bとが一致し、かつ、遅延信号FR1と出力信号FP2との位相差がゼロとなるような遅延時間DT2bが得られる。【選択図】図1
請求項（抜粋）：
出力電圧と第1基準電圧とを比較し、前記出力電圧が前記第1基準電圧を横切る場合を検出して検出信号を出力する第1比較器と、 メインスイッチングトランジスタを制御するフリップフロップであって、前記検出信号に応じて第1状態から第2状態に遷移するフリップフロップと、 外部から入力される位相基準信号と前記検出信号との位相差を検出し、該位相差に応じた位相差信号を出力する位相比較器と、 前記フリップフロップの出力と入力との間に接続され、前記位相差信号が入力されるディレイ回路とを備え、 前記ディレイ回路は、前記検出信号の位相が前記位相基準信号の位相よりも進んでいる場合には、前記フリップフロップの前記第1状態から前記第2状態への遷移時に前記フリップフロップから入力される遷移信号に対して、位相の進み量に応じて増加された遅延時間を付与した上で前記フリップフロップへ出力し、前記検出信号の位相が前記位相基準信号の位相よりも遅れている場合には、前記遷移信号に対して、位相の遅れ量に応じて減少された前記遅延時間を付与した上で前記フリップフロップへ出力し、 前記フリップフロップは、前記遅延時間が付与された前記遷移信号が入力されることに応じて前記第2状態から前記第1状態へ遷移することを特徴とするDC-DCコンバータ制御回路。
IPC (1件)：
H02M 3/155
FI (1件)：
H02M3/155 H
Fターム (11件)：
5H730AA02 ,  5H730AA20 ,  5H730AS01 ,  5H730BB13 ,  5H730BB57 ,  5H730BB81 ,  5H730BB88 ,  5H730DD04 ,  5H730FD01 ,  5H730FF01 ,  5H730FG01
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM