特許

J-GLOBAL ID：200903093388098663

複数ポート記憶装置のインタフェース回路

発明者： 内藤 和彦 ,  三神 明
出願人/特許権者： 甲府日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-248938
公開番号（公開出願番号）：特開平7-105076
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：

【要約】【構成】 継続リード命令(CR)または継続ライト命令(CW)を連続して受取ったとき、それらを優先的に実行するように指令を出す優先処理回路を設けることにより、数キロバイトのまとまったデータを転送したい場合に、継続リード命令または継続ライト命令を発行し、最後に通常リード命令(NR)または通常ライト命令(NW)を発行する。【効果】 命令を発行しているリクエスタを切替えることによって発生する余分な時間を節減することが可能になり、かつリクエスタが後続する命令を速かに発行することが可能になるため、データの転送効率を向上させることができる。

請求項（抜粋）：

複数のポートのそれぞれに接続され対応する前記ポートからの2個までの命令の実行待ちができ、受取った順番に従って待命令信号を出力し、かつ対応する前記ポート毎のリセット信号を入力して実行に入った待命令をリセットする複数の待命令制御回路と、前記複数の待命令制御回路からの待命令信号と命令処理回路からのビジー信号および実行中命令情報信号とを入力して優先処理を行い、命令実行信号およびポートナンバー信号によって次に実行する命令の要求を前記命令処理回路に対して行い、実行に入った命令をリセットするためのリセット信号を前記複数の待命令制御回路に対して出力する優先処理回路と、前記命令実行信号および前記ポートナンバー信号を入力して命令の実行およびビジー管理およびリプライ管理を行い、前記ビジー信号および前記実行命令情報信号を前記優先処理回路に対して出力し、リプライゴー信号および現実行ポートナンバー信号をリプライ制御回路に対して出力し、かつメモリアクセス用の制御信号を出力する前記命令処理回路と、前記リプライゴー信号および前記現実行ポートナンバー信号を入力して前記複数のポートの各ポートに対してリプライ信号を出力する前記リプライ制御回路とを備え、前記命令処理回路が継続ライト命令または継続リード命令を実行中であってかつ同一ポートに対する前記待命令制御回路に継続対象の命令が存在するとき、前記優先処理回路において前記待命令を優先的に受付けることを含むことを特徴とする複数ポート記憶装置のインタフェース回路。