特許

J-GLOBAL ID：200903093404311178

液晶駆動電源発生回路

発明者： 村田 正嗣 ,  西 和義
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-284973
公開番号（公開出願番号）：特開2003-091268
出願日： 2001年09月19日
公開日（公表日）： 2003年03月28日
要約：

【要約】【課題】 液晶駆動電源発生回路の低消費電力化を図るとともに、寄生のサイリスタ構造に過大な電圧がかからないようにし、ラッチアップの発生を防止する。【解決手段】 基準電位V1とグランド電位を入力し基準電位V1の複数倍の電位V3を発生する第1電源回路51と、基準電位V1とグランド電位と第1電源回路51から発生される電位V3とを入力し、基準電位V1とグランド電位の間の電位である電位V6を発生する第2電源回路52と、基準電位V1とグランド電位と第1電源回路51から発生される電位V3と第2電源回路52から発生される電位V6とを入力し、基準電位V1よりも低い電位V5を発生する第3電源回路53と、基準電位V1と第1電源回路51から発生される電位V3と第2電源回路52から発生される電位V6とを入力し、基準電位V1よりも高い電位V4を発生する第4電源回路54とを備える。

請求項（抜粋）：

基準電位の入力信号が与えられ、その入力信号から液晶素子を駆動するための複数の電位を発生させる液晶駆動電源発生回路であって、前記基準電位とグランド電位を入力し前記基準電位の複数倍の第1の電位を発生する第1の電源回路と、前記基準電位と前記グランド電位と前記第1の電源回路から発生される前記第1の電位とを入力し、前記第1の電位と前記基準電位の間の電位である第2の電位、または前記基準電位とグランド電位の間の電位である第3の電位を発生する第2の電源回路と、前記基準電位と前記グランド電位と前記第1の電源回路から発生される前記第1の電位と前記第2の電源回路から発生される前記第2の電位または前記第3の電位とを入力し、前記基準電位よりも高い第4の電位を発生する第3の電源回路とを備えたことを特徴とする液晶駆動電源発生回路。

IPC (5件)：

G09G 3/36 ,  G02F 1/133 520 ,  G09G 3/20 611 ,  G09G 3/20 612 ,  G09G 3/20

FI (5件)：

G09G 3/36 ,  G02F 1/133 520 ,  G09G 3/20 611 A ,  G09G 3/20 612 D ,  G09G 3/20 612 E

Fターム (18件)：

2H093NC03 ,  2H093NC25 ,  2H093NC59 ,  2H093ND39 ,  5C006BF25 ,  5C006BF34 ,  5C006BF37 ,  5C006BF42 ,  5C006BF46 ,  5C006EB05 ,  5C006FA47 ,  5C080AA10 ,  5C080DD19 ,  5C080DD25 ,  5C080DD26 ,  5C080EE29 ,  5C080JJ02 ,  5C080JJ03