特許

J-GLOBAL ID：200903093424243012

半導体集積回路とその製造方法

発明者： 大古田 敏幸 ,  金子 智
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249713
公開番号（公開出願番号）：特開平5-090492
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 シリコン窒化膜の段差を無くすことにより、耐圧劣化の無い容量素子を効率良く形成する。【構成】 ポリシリコン層とシリコン窒化膜の2層膜を同時にパターニングして容量素子(24)の下部電極(23)と誘電体薄膜(25)を形成する。と同時に前記2層膜から成るゲート電極(15)を形成する。誘電体薄膜(25)の上に層間絶縁膜(28)を形成し、上部電極(26)を形成する。誘電体薄膜(25)を下部電極(23)の上に沿わせることで、シリコン窒化膜の段差を無くす。

請求項（抜粋）：

少くとも容量素子を集積化した半導体集積回路であって、絶縁膜上に設けた容量素子の下部電極と、前記下部電極の全面を被覆する容量素子の誘電体薄膜と、前記誘電体薄膜の上を覆う層間絶縁膜と、前記層間絶縁膜に設けた、前記誘電体薄膜の表面を露出する開口と、前記層間絶縁膜に設けた、前記誘電体薄膜を貫通し前記下部電極の表面を露出するコンタクトホールと、前記開口を覆うように設けた容量素子の上部電極と、前記コンタクトホールを通して前記下部電極とコンタクトする取出し電極と、を具備することを特徴とする半導体集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 27/06