特許

J-GLOBAL ID：200903093439340820

コンフィグレーション回路及び方法

発明者： 阿部 有紀
出願人/特許権者： 宮城日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-371862
公開番号（公開出願番号）：特開2002-176352
出願日： 2000年12月06日
公開日（公表日）： 2002年06月21日
要約：

【要約】【課題】 複数の電源電圧の立ち上がり時間にばらつきがある場合でも安定して動作するコンフィグレーション回路を提供する。【解決手段】 FPGAのコンフィグレーションに必要なコンフィグレーションデータが格納される記憶装置と、記憶装置からコンフィグレーションデータを読み出してFPGAにダウンロードするための制御用回路と、FPGA及び制御用回路に供給する複数種類の電源電圧を監視し、該複数種類の電源電圧がそれぞれ安定するまでFPGAに対するコンフィグレーションデータのダウンロード処理を待機させる電源電圧監視回路とを有する構成とする。

請求項（抜粋）：

電源投入時に内部回路をコンフィグレーションするFPGAを含むコンフィグレーション回路であって、前記FPGAのコンフィグレーションに必要なコンフィグレーションデータが格納される記憶装置と、前記記憶装置から前記コンフィグレーションデータを読み出して前記FPGAにダウンロードするための制御用回路と、前記FPGA及び前記制御用回路に供給する複数種類の電源電圧を監視し、該複数種類の電源電圧がそれぞれ安定するまで、前記FPGAに対する前記コンフィグレーションデータのダウンロード処理を待機させる電源電圧監視回路と、を有するコンフィグレーション回路。

IPC (2件)：

H03K 19/173 101 ,  G06F 1/28

FI (2件)：

H03K 19/173 101 ,  G06F 1/00 333 D

Fターム (7件)：

5B011GG04 ,  5J042AA10 ,  5J042BA01 ,  5J042BA11 ,  5J042CA00 ,  5J042CA20 ,  5J042DA00