特許

J-GLOBAL ID：200903093448000544

記憶制御装置

発明者： 田中 幸一 ,  ▲高▼本 賢一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-027201
公開番号（公開出願番号）：特開2001-216204
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
要約：

【要約】【課題】従来技術では、制御記憶装置側の機能により2重化したコントローラを現用系/待機系に分けて制御していた。そのため、正常時、構成要素の半分しか稼動できず性能を十分に引き出せずにいた。【解決手段】制御装置2000において、コントローラ3000,4000内の複数ポート3010,3020,4010,4020を各々、ポート毎に現用系、待機系を設定し、コントローラ1001或いはポート3010,3020の故障時には他のコントローラ1002内のポート4010,4020に交替する機能を持つことにより、正常時には、すべてのコントローラを稼動させることを可能とし高性能化を図る。

請求項（抜粋）：

複数の接続されたホストコンピュータの指示に基づいて記憶装置の制御を行う制御装置であって、複数のポートを有し前記ホストコンピュータとのプロトコルを制御する独立したコントローラを前記ホストコンピュータ毎に備え、このコントローラの障害時には障害を起こしたコントローラと接続された前記ホストコンピュータの接続を他のコントローラに切り替える制御装置。

IPC (3件)：

G06F 13/00 301 ,  G06F 3/06 304 ,  G06F 11/20 310

FI (3件)：

G06F 13/00 301 P ,  G06F 3/06 304 B ,  G06F 11/20 310 E

Fターム (14件)：

5B034BB02 ,  5B034CC01 ,  5B034CC02 ,  5B065BA01 ,  5B065CA05 ,  5B065EA12 ,  5B083AA05 ,  5B083BB03 ,  5B083CD11 ,  5B083CE01 ,  5B083DD09 ,  5B083DD13 ,  5B083EE06 ,  5B083GG04

引用特許：

審査官引用 (4件)

• 外部記憶装置
  公報種別：公開公報   出願番号：特願平7-139781   出願人：株式会社日立製作所
• 外部記憶装置
  公報種別：公開公報   出願番号：特願平7-282072   出願人：株式会社日立製作所
• 特開平2-302860
  
• 特開昭58-217060