特許

J-GLOBAL ID：200903093448971671

半導体集積回路装置

発明者： 河野 治美
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-166677
公開番号（公開出願番号）：特開平7-030399
出願日： 1993年07月06日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 出力バッファ回路の出力負荷に外部負荷抵抗が付加された場合でも、その出力負荷に対して安定した出力波形を供給する。【構成】 入力端子INが“H”レベルから“L”レベルへ立下り、出力用NMOS10のゲート信号S10が“H”レベルへ立上って出力波形が立下るとき、該ゲート信号S10の変化開始時にはPMOS12のオン抵抗によってゲート信号S10が緩やかに上昇する。遅延回路15で設定されたある一定時間後、PMOS13がオン状態となるので、ゲート信号S10が速やかに上昇する。

請求項（抜粋）：

出力負荷が接続される出力端子にドレインが接続されると共にソースが接地電位に接続された出力MOSトランジスタを有し、入力信号に基づき前記出力MOSトランジスタのゲートに電源電位を与えて前記出力端子に“L”レベルの電位を出力する出力バッファ回路を、備えた半導体集積回路装置において、前記出力MOSトランジスタのゲートに前記電源電位をそれぞれ供給する複数の経路を設け、前記複数の経路のうちの1つの経路は、前記電源電位に接続され他の経路よりも抵抗値の大きい抵抗素子と、該抵抗素子に直列接続され前記入力信号によって導通制御される第1のMOSトランジスタとを有し、前記他の経路は、前記入力信号の一定方向の変化を遅らせる遅延回路と、該遅延回路の出力で導通制御されて前記電源電位を前記出力MOSトランジスタのゲートに供給する第2のMOSトランジスタとを有することを特徴とする半導体集積回路装置。

IPC (5件)：

H03K 19/0175 ,  G11C 11/417 ,  G11C 11/409 ,  H03K 17/16 ,  H03K 17/687

FI (4件)：

H03K 19/00 101 F ,  G11C 11/34 305 ,  G11C 11/34 354 A ,  H03K 17/687 F