特許
J-GLOBAL ID：200903093464174404
インバータ装置およびその電流制限方法
発明者：
出願人/特許権者：
代理人 (1件)：
金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-340330
公開番号（公開出願番号）：特開2001-161074
出願日： 1999年11月30日
公開日（公表日）： 2001年06月12日
要約：
【要約】【課題】 余分なスイッチングを行うことなく、還流電流による負荷が一部の半導体スイッチング素子に集中することのないように電流制限を行う。【解決手段】 還流モードによる電流制限を行う場合に、正極側のIGBTをオンとするか負極側のIGBTのオンとするかがキャリア信号Fcの1周期の前半部と後半部とで切り換えられる。すなわち、正極側のIGBTのゲート信号U〜Wがオンで始まる前半部では、正極側のIGBTのゲート信号U〜Wがオフされ、負極側のIGBTのゲート信号/U〜/Wがオンされる。さらに、正極側のIGBTのゲート信号U〜Wがオフで始まる後半部では、正極側のIGBTのゲート信号U〜Wがオンされ、負極側のIGBTのゲート信号/U〜/Wがオフされる。
請求項（抜粋）：
交流を直流に変換するコンバータと、該コンバータの正極側にコレクタが接続された第1の半導体スイッチング素子とカソードが該第1の半導体スイッチング素子のコレクタに接続されアノードが前記第1の半導体スイッチング素子のエミッタに接続された第1のダイオードと前記コンバータの負極側にエミッタが接続された第2の半導体スイッチング素子とカソードが該第2の半導体スイッチング素子のコレクタに接続されアノードが前記第2の半導体スイッチング素子のエミッタに接続された第2のダイオードと前記第1の半導体スイッチング素子のエミッタおよび該第2の半導体スイッチング素子のコレクタをモータの各相の入力端子に接続する出力端子とをモータの各相毎に備えるインバータ部と、前記モータに流れる電流値を検出する電流検出手段と、該電流検出手段が検出した電流値が所定の値を越えた場合に電流制限検出信号をオンする比較手段と、上位装置から発せられる電圧指令と一定の周期でオンオフを繰り返す基準信号に同期する三角波とを比較して前記第1の半導体スイッチング素子および前記第2のスイッチング素子をそれぞれオンオフしてPWM制御を行い前記電流制限検出信号がオンとなった場合に前記第1の半導体スイッチング素子をすべてオンかすべてオフかのいずれか一方の状態とし、すべての前記第2の半導体スイッチング素子を前記第1の半導体スイッチング素子とは逆の状態とするPWM制御手段とを備えるインバータ装置において、前記PWM制御手段は、前記電流制限を行おうとする場合、前記基準信号の1周期を等分割する2つの期間のうちの前記第1の半導体スイッチング素子がオンで始まる期間では前記第1の半導体スイッチング素子をオフするとともに前記第2の半導体スイッチング素子をオンし、前記基準信号の1周期を等分割する2つの期間のうちの前記第1のスイッチング素子がオフで始まる期間では前記第1のスイッチング素子をオンするとともに前記第2の半導体スイッチング素子をオフすることを特徴とするインバータ装置。
Fターム (11件)：
5H007BB06
, 5H007CA01
, 5H007CB05
, 5H007CC07
, 5H007DA05
, 5H007DB01
, 5H007DC02
, 5H007EA13
, 5H007FA03
, 5H007FA13
, 5H007FA18
