特許

J-GLOBAL ID：200903093477893388

MOS型半導体装置

発明者： 森山 一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-142252
公開番号（公開出願番号）：特開平5-315605
出願日： 1992年05月07日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 短チャネル効果によるしきい値電圧の低下などを防止し、しかもホットキャリヤ耐性に優れ、高集積化に適したMOS型半導体装置を提供すること。【構成】 ゲート電極25が、主ゲート電極24と、この主ゲート電極24の両側にサイドウォール状に形成され、半導体基板2に対する仕事関数差が主ゲート電極24に対して大きい導電性材料で構成された副ゲート電極30とから成る。上記主ゲート電極は、ポリサイド構造36で構成することもできる。また、主ゲート電極24の両側に位置する副ゲート電極26の下層のゲート絶縁膜22の膜厚を、主ゲート電極24の下層に位置するゲート絶縁膜20の膜厚よりも厚く構成することもできる。

請求項（抜粋）：

半導体基板上に、ゲート絶縁膜およびゲート電極が積層してあるMOS型半導体装置において、上記ゲート電極が、主ゲート電極と、この主ゲート電極の少なくともいずれか一方の側にサイドウォール状に形成され、半導体基板に対する仕事関数差が主ゲート電極に対して大きい導電性材料で構成された副ゲート電極とから成ることを特徴とするMOS型半導体装置。

引用特許：

審査官引用 (3件)

• 特開昭63-122174
  
• 特開平2-138747
  
• 特開平2-139937