特許
J-GLOBAL ID：200903093478334889
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-254061
公開番号（公開出願番号）：特開2003-068977
出願日： 2001年08月24日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】半導体パワーモジュールで、従来のPN平行配線方式よりも一層高い配線インダクタンスの低減化が図れるように内部配線構造を適正化する。【解決手段】入,出力用の主回路端子をケース周域に配列した端子一体形の外囲ケースに、金属ベースに搭載したパワー回路を組合せてパワー回路と主回路端子との間を内部配線した半導体装置であり、パワー回路が回路基板に各相に対応する複数のパワー半導体素子を実装してなるものにおいて、回路基板上に形成した配線パターン,該配線パターンに対峙するフレーム構造の主回路端子,およびその間を接続するボンディングワイヤを経由する配線ルート上で、P,Nの一方の配線ライン(N配線ライン9)で他方の配線ライン(P配線ライン8,W相配線ライン10)を両側から挟み込み(配線挟み込み部9a,9b)、配線相互間の電磁的な結合を高めて配線インダクタンスとノイズの低減化を図る。
請求項（抜粋）：
入,出力用の主回路端子(P,N、U,V,W相およびB)をケース周域に配列してインサート成形した端子一体形の外囲ケースに金属ベース, 上蓋を組合せてなるパッケージにパワー回路を搭載し、該パワー回路と前記主回路端子との間を内部配線した半導体装置であり、パワー回路が回路基板に各相に対応する複数のパワー半導体素子を実装してなるものにおいて、パワー回路/主回路端子間の配線ルートについて、P,Nの一方の配線ラインで他方の配線ラインを両側から挟み込むようにレイアウトしたことを特徴とする半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
