半導体装置のゲート電極の形成方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-047430
公開番号（公開出願番号）：特開2001-237420
出願日： 2000年02月24日
公開日（公表日）： 2001年08月31日
要約：

【要約】【課題】半導体装置のゲート電極のフォトリソグラフィ技術限界以下の微細化ができる形成方法を提供する。【解決手段】シリコン基板1上にゲート絶縁膜2、第1のポリシリコン膜3、窒化膜4および第2のポリシコン膜5を順次形成した後、第2のポリシリコン膜5をレジストパターン6aをマスクに異方的にエッチングしてポリシリコンパターン5aを形成する。次いでレジストパターン6aを剥離してポリシリコンパターン5aの表面に熱酸化膜7を形成した後、この熱酸化膜7を剥離してポリシリコンパターン5aを微細化し、このポリシリコンパターン5aをマスクに窒化膜4をエッチングした後、パターニングされた窒化膜4をマスクに第1のポリシリコン膜3を異方的にエッチングして微細ゲート電極を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1のポリシリコン膜、窒化膜および第2のポリシリコン膜を順次形成する工程と、前記第2のポリシリコン膜をフォトリソグラフィでパターニングしてポリシリコンパターンを形成する工程と、前記ポリシリコンパターンを熱酸化して表面に熱酸化膜を形成する工程と、前記熱酸化膜を剥離する工程と、前記熱酸化膜を剥離した前記ポリシリコンパターンをマスクに前記窒化膜をドライエッチング法により異方的にエッチングしてパターニングする工程と、前記パターニングされた前記窒化膜をマスクに前記第1のポリシリコン膜を異方的にエッチングしてパターニングする工程と、前記第1のポリシリコン膜上の前記窒化膜を剥離する工程とを含むことを特徴とする半導体装置のゲート電極の形成方法。

IPC (2件)：

H01L 29/78 , H01L 21/28

FI (2件)：

H01L 21/28 F , H01L 29/78 301 G

Fターム (21件)：

4M104AA01 , 4M104BB01 , 4M104BB30 , 4M104BB31 , 4M104BB32 , 4M104BB33 , 4M104CC05 , 4M104DD43 , 4M104DD65 , 4M104DD71 , 4M104FF13 , 4M104FF14 , 4M104GG09 , 4M104HH14 , 5F040DC01 , 5F040EC01 , 5F040EC04 , 5F040EC07 , 5F040EC13 , 5F040FC21 , 5F040FC28

引用特許：

出願人引用 (2件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-059915 出願人：新日本製鐵株式会社
特開昭63-005568

前のページに戻る