特許

J-GLOBAL ID：200903093511462219

半導体装置、薄膜トランジスタ及びそれらの製造方法

発明者： 湯田坂 一夫
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 稲葉 良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-280401
公開番号（公開出願番号）：特開2001-102555
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 低コストで高品質のデバイス形成層を得ることのできる半導体装置の製造方法を提供する。【解決手段】 基板1上に成膜された下地層2上にシリコン層3を堆積した後、これをアニール処理し、シリコン層3を再結晶化させることでデバイス形成層を得る。この場合、下地層2を上層絶縁膜22と下層絶縁膜21の積層構造とし、シリコン層3に接する上層絶縁膜22として、単結晶シリコンの格子定数と略同一の格子定数をもつ材質、例えば、CaF2を用いる。CaF2の格子定数は単結晶シリコンの格子定数と略同一の格子定数をもつため、シリコン層3のアニール処理による再結晶化により、結晶性に優れたデバイス形成層を低コストで提供することができる。

請求項（抜粋）：

基板上に成膜された下地層上にシリコン層を堆積した後、これをアニール処理し、当該シリコン層を再結晶化させることでデバイス形成層を得る半導体装置の製造方法において、単結晶シリコンの格子定数と略同一の格子定数を有する材質を用いて前記下地層を成膜することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/12 ,  H01L 21/20

FI (2件)：

H01L 27/12 D ,  H01L 21/20

Fターム (13件)：

5F052AA02 ,  5F052AA17 ,  5F052AA24 ,  5F052BB07 ,  5F052DA01 ,  5F052DA02 ,  5F052DA10 ,  5F052DB01 ,  5F052DB02 ,  5F052DB03 ,  5F052DB07 ,  5F052EA12 ,  5F052JA01