特許
J-GLOBAL ID：200903093515415720
電力用MOSFETの電流制限のための回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
富村 潔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-054619
公開番号（公開出願番号）：特開平6-061816
出願日： 1993年02月22日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 電力用MOSFETを通って流れる電流を制限するための回路装置を良好に集積可能であるように改良する。【構成】 分圧器と制御トランジスタとを有する回路装置において、制御トランジスタ3の制御端子とディプレッション形FET4のドレイン端子Dが接続されており、ディプレッション形FET4のソース端子Sが分圧器2、11の節点12と接続されており、制御トランジスタの制御端子が抵抗5を介して電力用MOSFET1のゲート端子Gと接続されており、ディプレッション形FETのゲート端子Gが電力用MOSFETのソース端子と接続されている。
請求項（抜粋）：
本発明は、電力用MOSFETを通って流れる電流を制限するための分圧器と制御トランジスタを有する回路装置であって、分圧器の節点において電力用MOSFETのドレイン-ソース電圧に追随する電圧降下を生じ、制御トランジスタは、その負荷区間で電力用MOSFETのゲート端子とソース端子との間に接続されており、また分圧器の節点における電圧に関係して、電力用MOSFETのドレイン-ソース電圧が予め定められた値を超過するときに導通状態に制御されるようになった回路装置において、a)制御トランジスタ(3)の制御端子とディプレッション形FET(4)のドレイン端子(D)が接続されており、b)ディプレッション形FET(4)のソース端子(S)が分圧器(2、11)の節点(12)と接続されており、c)制御トランジスタの制御端子が抵抗(5)を介して電力用MOSFET(1)のゲート端子(G)と接続されており、d)ディプレッション形FETのゲート端子(G)が電力用MOSFETのソース端子と接続されていることを特徴とする電力用MOSFETの電流制限のための回路装置。
IPC (2件)：
引用特許：
前のページに戻る
