特許
J-GLOBAL ID：200903093555368805
導電パターンの検査方法と基板および液晶パネルの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-148764
公開番号（公開出願番号）：特開平5-322960
出願日： 1992年05月15日
公開日（公表日）： 1993年12月07日
要約：
【要約】【目的】 導電パターンのエッチング不良による断線、短絡について、この導電パターンを損傷することなく簡便に検査する方法を提供することである。【構成】 基板の表面に形成された導電膜をエッチングするに際し、所望の導電パターンと、この導電パターンの欠陥を検出するための欠陥検出専用パターンとを有するパターンマスクを用い、基板上に所望の導電パターンと共に欠陥検査専用のパターン11,21を形成し、この欠陥検出専用パターン11,21の導通チェックを行い、その検査結果をもって所望の導電パターンにおける欠陥の有無を判定する。
請求項（抜粋）：
基板の表面に導電膜を形成する工程と、所望の導電パターンと、この導電パターンの欠陥を検出するための欠陥検出専用パターンとを有するパターンマスクを用いて、基板表面の前記導電膜をエッチングする工程と、前記パターンマスクにより基板上に転写された導電膜で構成される欠陥検出専用パターンを使用して導通チェックを行う欠陥検査工程とを備えたことを特徴とする導電パターンの検査方法。
IPC (3件)：
G01R 31/02
, G02F 1/13 101
, G02F 1/1343
