特許

J-GLOBAL ID：200903093562581018

半導体記憶装置

発明者： 宮武 伸一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-187477
公開番号（公開出願番号）：特開平11-025687
出願日： 1997年06月27日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】 高集積化と高速動作化を実現した欠陥救済回路を備えてなる半導体記憶装置を提供する。【解決手段】 ワード線又はビット線の選択信号を形成するデコード回路に隣接して上記ワード線又はビット線に対して一対一に対応して設けられて選択的に切断される非開口ヒューズと、かかるヒューズの切断の有無に対応してスイッチ制御されるスイッチ回路からなるヒューズ回路を設け、上記スイッチ回路を通した正規ワード線又はビット線の選択信号の論理和信号を採り、上記冗長ワード線又は冗長ビット線の選択信号を形成する冗長用デコーダを設けるようにする。

請求項（抜粋）：

複数の正規ワード線及び冗長ワード線と、それらと交差するように配置された複数のビット線との交点に設けられた複数のメモリセルからなるメモリマットと、上記ワード線の選択信号を形成するデコード回路に隣接して配置され、上記正規ワード線に対して一対一に対応して設けられ、不良ワード線に対応して選択的に切断される非開口ヒューズ及びかかるヒューズの切断の有無に対応してスイッチ制御されるスイッチ回路とを含むX冗長回路と、上記スイッチ回路を通した正規ワード線選択信号の論理和信号を採り、上記冗長ワード線の選択信号を形成する行冗長用デコーダとを備えてなることを特徴とする半導体記憶装置。

IPC (6件)：

G11C 29/00 603 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 21/82 ,  H01L 27/108 ,  H01L 21/8242

FI (8件)：

G11C 29/00 603 H ,  G11C 11/34 354 D ,  G11C 11/34 362 H ,  G11C 11/34 371 D ,  H01L 21/82 R ,  H01L 27/10 621 B ,  H01L 27/10 681 F ,  H01L 27/10 681 A