特許

J-GLOBAL ID：200903093563601748

半導体記憶装置

発明者： 菅 庸拓
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035054
公開番号（公開出願番号）：特開平6-150660
出願日： 1993年02月24日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 読み出し時動作を高速に行うことができる半導体記憶装置を得る。【構成】 電圧印加制御回路21はATD制御回路7のATD制御信号S7及び出力バッファ6の出力信号OUTを取り込み、ATD制御信号S7のHレベル期間中に、出力信号OUTに基づく制御信号S21を電圧印加回路22に出力する。電圧印加回路22は、制御信号S21に基づき、ビット線対BL,バーBLがより短期間でイコライズされるように、ビット線BL及びビット線バーBLに電圧を印加する。【効果】 イコライズ処理が高速に行われるため、その分、読み出し動作を高速に行うことができる。

請求項（抜粋）：

第1のビット線と第2のビット線からなるビット線対と、各々が第1及び第2の端子を有し、前記第1の端子が前記第1のビット線に接続され、前記第2の端子が前記第2のビット線に接続された複数のメモリセルとを備え、前記複数のメモリセルそれぞれは選択時に、格納データに基づき、前記第1及び第2の端子のうち、一方の端子を第1の電位に、他方の端子を前記第1の電位より低レベルの第2の電位になるように電位設定動作を行い、アドレス信号を付与するアドレス信号付与手段と、前記アドレス信号に基づき、前記複数のメモリセルのいずれかを選択するメモリセル選択手段と、前記ビット線対間に生じる電位差を検出して、該電位差に基づき読み出しデータを出力する読み出しデータ出力手段と、前記アドレス信号の変化を検出すると、活性状態のアドレス遷移検出信号を所定期間出力するアドレス遷移検出手段と、前記アドレス遷移検出信号の活性状態期間中、前記第1のビット線及び前記第2のビット線を電気的に接続するイコライズ手段と、前記アドレス遷移検出信号の活性状態期間中、前記読み出しデータに基づき、現状の前記第1のビット線と前記第2のビット線との電位レベルの高低を認識し、前記ビット線対のうち、高電位側のビット線に低レベル電圧を印加し、低電位側のビット線に高レベル電圧を印加する電圧印加手段とをさらに備えた半導体記憶装置。