特許

J-GLOBAL ID：200903093580698879

複数電源混在回路、そのレイアウト方法、及びそのレイアウトプログラムを記録したコンピュータ読みとり可能な記録媒体

発明者： 石川 貴史
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-024742
公開番号（公開出願番号）：特開平11-224901
出願日： 1998年02月05日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】 複数電源併用に伴うセル配置の自由度の低下を回避してレイアウト上のオーバーヘッドを低く抑えるとともに、配線の延長に伴う駆動遅延を回避する。【解決手段】 レイアウト構造10は、高電圧電源VDDHをセル7に供給する第1の電源線H1と、低電圧電源VDDLをセル8に供給する第2の電源線L1と、第1と第2の電源線とのほぼ中央に配置されてセルをアースする第3の電源線S1とを備え、各セルに第3の電源線S1を接続するとともに、各セルを第3の電源線を基準に反転させることによって第1の電源線H1または第2の電源線L1を択一的に接続してなるものである。

請求項（抜粋）：

複数のセルを連続して配置してなる回路に複数の電源電圧を供給する複数電源混在回路であって、第1の電源電圧をセルに供給する1本以上の第1の電源線と、前記第1の電源電圧とは異なる第2の電源電圧をセルに供給する1本以上の第2の電源線と、第1と第2の電源線との間に配置されて前記複数のセルをアースする1本以上の第3の電源線とを備え、前記各セルに第3の電源線を接続するとともに、該各セルに前記第1の電源線または第2の電源線を択一的に接続してなることを特徴とする複数電源混在回路。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 W ,  G06F 15/60 656 Z ,  G06F 15/60 658 K ,  H01L 27/04 D