特許
J-GLOBAL ID：200903093593470702
半導体装置の製造方法および半導体装置
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261284
公開番号（公開出願番号）：特開平5-075036
出願日： 1991年09月13日
公開日（公表日）： 1993年03月26日
要約：
【要約】【構成】 半導体基板111の表面にフィールド酸化膜123を形成後、フィールド酸化膜123の非形成領域にシリコン酸化膜129を形成し、次に多結晶シリコン膜131を全面に形成し、この多結晶シリコン膜をエッチング除去して第1の島状多結晶シリコン膜139と、第2の島状多結晶シリコン膜159とを形成し、次に第1の島状多結晶シリコン膜に、選択的に不純物を導入して抵抗素子140を形成し、さらに第2の島状多結晶シリコン膜と半導体基板とをそれぞれ上下の電極として用い、この第2の島状多結晶シリコン膜下のシリコン酸化膜を誘電膜として用いる容量素子141を形成する。【効果】 従来多数の部品から構成していた温度補償型発振回路を、1つの半導体チップに形成できる。この結果、構成が簡単で、さらに占有する面積および体積を小さくすることができる。
請求項（抜粋）：
発振回路と該発振回路の発振周波数の計数を行う計数回路とからなる発振計数回路を2組備え、この第1の発振回路と第2の発振回路とは発振周波数の温度特性が相異なるように構成し、この第1の発振計数回路の出力により第2の発振計数回路の計数動作を制御して温度に対応したデジタル出力を発生する温度検出回路と、該温度検出回路のデジタル出力によるアドレッシングに応じたデータを出力するメモリと、該メモリの出力データを受けて開閉するスイッチ群と容量素子との直列接続を複数個並列に接続したスイッチトキャパシタ回路を含む水晶発振回路とで構成し、前記スイッチ群の開閉の組合わせで前記スイッチトキャパシタ回路の容量値を制御することにより前記水晶発振回路の発振周波数を調整する温度補償型発振回路を備え、前記第1の発振計数回路と第2の発振計数回路と前記メモリと前記スイッチトキャパシタ回路とを一個の半導体チップ上に形成した半導体装置の製造方法は、半導体基板表面にフィールド酸化膜を形成する工程と、該フィールド酸化膜の非形成領域にシリコン酸化膜を形成する工程と、該シリコン酸化膜および前記フィールド酸化膜の上に多結晶シリコン膜を形成する工程と、該多結晶シリコン膜を選択的にエッチング除去して、抵抗素子を構成する第1の島状多結晶シリコン膜を形成すると同時に、前記半導体基板表面に形成した前記シリコン酸化膜の上に容量素子の一方の電極を構成する第2の島状多結晶シリコン膜を形成する工程と、前記抵抗素子を構成する前記第1の島状多結晶シリコン膜に選択的に不純物を導入する工程とを有する半導体装置の製造方法。
IPC (3件)：
H01L 27/088
, H01L 27/04
, H03B 5/32
