特許

J-GLOBAL ID：200903093595300057

半導体素子を有する半導体構造体とその形成方法

発明者： ラジェッシュ レンガラジャン ,  井上 ひろふみ ,  ラディカ スリニヴァサン ,  ヨッヘン バイントナー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  インターナショナル ビジネス マシーンズ コーポレーション ,  株式会社東芝
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-170177
公開番号（公開出願番号）：特開2000-040797
出願日： 1999年06月16日
公開日（公表日）： 2000年02月08日
要約：

【要約】 (修正有)【課題】 シリコン基体内に電気的に絶縁された半導体素子を形成する方法および該方法により作製された半導体構造体を提供する。【解決手段】 シリコン基体10の選択された領域にトレンチを形成し、トレンチの側壁にバリヤー材料を堆積させる。バリヤー材料をトレンチの第1側壁部34より除去する一方、トレンチの第2側壁部32には残し、バリヤー層26を形成する。トレンチ内には誘電体材料38を堆積し、トレンチ内の露出された第1側壁部とバリヤー層それぞれに誘電体材料を堆積させる。誘電体材料を酸化雰囲気中にてアニールし緻密化し、バリヤー層によりトレンチの第2側壁部の酸化を防止する。シリコン基体内には複数の半導体素子が形成され、互いに誘電体材料により電気的に絶縁される。

請求項（抜粋）：

シリコン基体内部に電気的に絶縁された半導体素子を有する構造体を形成する方法において、以下のステップすなわち:シリコン基体の選択された領域にトレンチを形成し、トレンチの側壁上にバリヤー材料を堆積し、トレンチの第1の側壁部分からバリヤー材料を部分的に除去することにより前記第1の側壁部分を露出させる一方、トレンチの第2の側壁部分上のバリヤー材料を残すことによりバリヤー層を形成し、トレンチ内に誘電体材料を堆積し、その際誘電体材料の一部はトレンチの露出された第1側壁部分上に堆積され、誘電体材料の他の部分は前記バリヤー材料上に堆積され、酸化雰囲気中にて前記誘電体材料をアニールすることにより堆積された誘電体材料を緻密化し、その際トレンチの第2側壁部分の酸化は前記バリヤー層により防止され、そして複数の半導体素子を前記シリコン基体内に形成するステップを有し、前記素子は互いにトレンチ内の誘電体材料により電気的に絶縁されることを特徴とする方法。

IPC (2件)：

H01L 27/08 331 ,  H01L 21/762

FI (2件)：

H01L 27/08 331 A ,  H01L 21/76 D

引用特許：

審査官引用 (4件)

• 特開平2-273956
  
• 特開平2-037767
  
• 特開昭62-219943
  
• 特開平1-281746