特許

J-GLOBAL ID：200903093599742607

半導体装置の製造方法

発明者： 向井 良一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-260923
公開番号（公開出願番号）：特開平5-102064
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：

【要約】 (修正有)【目的】 半導体装置におけるビアホール3にメタルプラグを形成する方法に関し,特にレーザ溶融技術を用いるメタルプラグ形成方法に関し,金属固有の凝集作用を低減することにより, 薄い金属の連続膜をビアホール側壁上に形成し, これをレーザ溶融することによりメタルプラグを形成する方法を提供する。【構成】 プラグ形成用金属薄膜を堆積する前に,厚さ50nm以下の"ぬれ性 "が良い材料より成る下地膜6を形成する工程と,100 °C 以下の基板温度において該プラグ形成用金属材料を堆積4する工程を有するように構成する。

請求項（抜粋）：

半導体基板上の絶縁体層に形成されたビアホールとその周辺のみに配置された金属キャップ層をレーザ溶融して,キャップ層金属を該ビアホールに埋め込み,金属プラグを形成する半導体装置の配線方法において,該金属キャップ層を形成する前に,該キャップ層金属に対するぬれ性が該絶縁体層より良い材料より成る下地膜を, 該ビアホールを被覆して該絶縁体層上に形成する工程と,該金属キャップ層を堆積する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/90

FI (2件)：

H01L 21/88 K ,  H01L 21/88 N