薄膜集積回路の作製方法、及び素子基板

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2005-024322
公開番号（公開出願番号）：特開2005-252242
出願日： 2005年01月31日
公開日（公表日）： 2005年09月15日
要約：

【課題】剥離層上に0.2μm以下の半導体膜を能動領域として有する薄膜集積回路を形成するとき、薄膜集積回路(IDFチップ)がばらばらに分離しない工程を提供をする。【解決手段】絶縁基板100上に剥離層102、半導体膜を能動領域とする薄膜トランジスタ層103を順次形成し、IDFチップ104を複数形成する。アンテナ112が複数設けられたアンテナ基板111を用意し接着剤で張り合わせる。張り合わせた状態でエッチング材115を導入し剥離層102を除去する。【選択図】図1

請求項（抜粋）：

絶縁基板上に剥離層を形成し、前記剥離層上に複数の薄膜集積回路を形成し、前記複数の薄膜集積回路の境界に溝を形成することにより、前記剥離層を露出させ、前記複数の薄膜集積回路上に開口部及びアンテナが形成されたアンテナ用基板を張り合わせ、前記開口部にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記アンテナ用基板により前記複数の薄膜集積回路は一体化された状態となっていることを特徴とする薄膜集積回路の作製方法。

IPC (5件)：

H01L27/12 , G06K19/07 , G06K19/077 , H01L21/336 , H01L29/786

FI (5件)：

H01L27/12 B , H01L29/78 627D , H01L29/78 618F , G06K19/00 H , G06K19/00 K

Fターム (67件)：

5B035AA04 , 5B035BA05 , 5B035BB09 , 5B035CA01 , 5B035CA23 , 5F110AA30 , 5F110BB20 , 5F110CC02 , 5F110CC07 , 5F110DD01 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE04 , 5F110EE08 , 5F110EE14 , 5F110EE32 , 5F110GG01 , 5F110GG02 , 5F110GG06 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG25 , 5F110GG33 , 5F110GG34 , 5F110GG44 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110HL01 , 5F110HL04 , 5F110HL06 , 5F110HL12 , 5F110HL23 , 5F110HM13 , 5F110HM14 , 5F110HM15 , 5F110NN03 , 5F110NN05 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN35 , 5F110NN71 , 5F110PP01 , 5F110PP02 , 5F110PP03 , 5F110PP04 , 5F110PP05 , 5F110PP06 , 5F110PP07 , 5F110PP10 , 5F110PP13 , 5F110PP24 , 5F110PP34 , 5F110PP35 , 5F110QQ11 , 5F110QQ16 , 5F110QQ23 , 5F110QQ28

引用特許：

出願人引用 (4件)

ICチップを搭載する紙幣及び有価証券類並びにその不正利用防止方法
公報種別：公開公報出願番号：特願2000-077750 出願人：株式会社日立製作所
表示装置の作製方法
公報種別：公開公報出願番号：特願2001-005860 出願人：株式会社半導体エネルギー研究所
アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
公報種別：公開公報出願番号：特願2001-154590 出願人：松下電器産業株式会社

全件表示

前のページに戻る