特許

J-GLOBAL ID：200903093605994435

補助プロセッサのためのアドレス変換を含む情報処理システム

発明者： ジョン・エム・カイザー ,  ウォーレン・イー・マウル ,  デビッド・ダブリュ・ビクター
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-195800
公開番号（公開出願番号）：特開平9-097214
出願日： 1996年07月25日
公開日（公表日）： 1997年04月08日
要約：

【要約】【課題】 補助プロセッサのための効率的なアドレス変換を提供する。【解決手段】 グラフィックス処理などの補助機能を効率的に処理する情報処理システムが、1つ以上のプロセッサと、1つ以上のプロセッサに接続される高速プロセッサ・バスと、メモリ並びに補助機能処理を制御するメモリ制御装置と、メモリ・システムと、I/O装置に接続される1つ以上のI/O制御装置を有するI/Oバスとを含み、メモリ制御装置が、コマンド・ブロックを記憶するコマンド・バッファと、変換索引バッファ(TLB)と、テーブル・ウォーク論理と、ページ・テーブル・バッファとを含む。

請求項（抜粋）：

1つ以上のプロセッサと、前記1つ以上のプロセッサに接続される高速プロセッサ・バスと、メモリ及び1つ以上の補助機能プロセッサを制御するメモリ制御装置と、メモリ・システムと、I/O装置に接続される1つ以上のI/O制御装置を有するI/Oバスと、を含む情報処理システムであって、前記メモリ制御装置が、最近使用されたアドレス変換を記憶する変換索引バッファと、コマンド・ブロックに関連付けられるアドレスと前記変換索引バッファ内に記憶されるアドレスとを比較する比較器と、前記コマンド・ブロックに関連付けられる有効アドレスを、前記1つ以上の補助機能プロセッサにより使用される実アドレスに変換する論理手段と、を含む、情報処理システム。

IPC (2件)：

G06F 12/10 ,  G06F 12/08

FI (3件)：

G06F 12/10 A ,  G06F 12/10 F ,  G06F 12/08 H

引用特許：

審査官引用 (2件)

• 特開平3-129477
  
• 特開平4-311233