特許
J-GLOBAL ID：200903093607124454
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-216264
公開番号（公開出願番号）：特開平7-135257
出願日： 1994年09月09日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】この発明はトランジスタを分離するための領域を少なくし、チップサイズの縮小を図ることのできるセンスアンプを具備する半導体集積回路装置を提供しようとするものである。【構成】ソ-スをビット線BL1 に接続し、ドレインをデ-タ線DQに接続し、ゲ-トをカラム選択信号線CSL1に接続したNMOS Q3-1 を含むカラムゲ-ト5-1 と、ドレインをNMOS Q3-1 のソ-スとビット線BL1 との相互接続点に接続し、ソ-スをセンス信号線BSANに接続し、ゲ-トをビット線BL1 に流れる信号をセンス増幅するための基準電位信号が流れる配線BBL1に接続したNMOS Q1-1 を含むセンス回路4-1 とを具備し、NMOS Q3-1 とNMOS Q1-1 とをそれぞれ、シリコン基板中に設定された一つの素子領域24中に設けたことを主要な特徴としている。
請求項（抜粋）：
カラムゲ-トと、このカラムゲ-トの素子パタ-ンと融合された素子パタ-ンを持つセンス回路とから成るセンスアンプを具備することを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/8242
, H01L 27/108
