特許
J-GLOBAL ID：200903093617899713
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-234405
公開番号（公開出願番号）：特開平7-094517
出願日： 1993年09月21日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】ライフタイム制御によりキャリヤ再結合に寄与しつつライフタイム制御層を通らない電流路を確保し動作の高速化と共にオン電圧の低減化を図る。【構成】半導体基板1 表面に基板と逆導電型の不純物が導入された半導体領域2が形成されている。基板上でこの半導体領域2 上に開孔部を有する絶縁膜3 が形成され、電極4 が絶縁膜3 を介して半導体領域2 と接続している。半導体基板1裏面にも電極4 が形成されている。このような半導体装置に、半導体領域2 より深い半導体基体内において、低ライフタイム層5 が隔りのある層に交互に分断形成されている。
請求項（抜粋）：
第1半導体基板表面に選択的に設けられた外部からキャリヤが注入されるための第2導電型の半導体領域と、前記半導体領域より深い半導体基板内に設けられ、隔りのある層に交互に分断形成されたライフタイム制御層とを具備したことを特徴とする半導体装置。
引用特許：
前のページに戻る
