特許
J-GLOBAL ID:200903093632551286

半導体装置

発明者:
出願人/特許権者:
代理人 (6件): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別:公開公報
出願番号(国際出願番号):特願2002-368456
公開番号(公開出願番号):特開2004-200486
出願日: 2002年12月19日
公開日(公表日): 2004年07月15日
要約:
【課題】正常に動作するサージ保護回路を備える半導体装置を提供する。【解決手段】本発明のサージ保護回路を備える半導体装置は、信号入力端子34に電気的に接続され、かつnpnトランジスタ32とnpnトランジスタ33とを有するサージ保護回路51を備えた半導体装置であって、npnトランジスタ32のベースの一番狭い領域がnpnトランジスタ33のベースの一番狭い領域とは異なる幅を有する構成を有することにより、npnトランジスタ32がnpnトランジスタ33よりも降伏しやすくなるように構成されている。【選択図】 図1
請求項(抜粋):
信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって、 前記第1のトランジスタのベースの一番狭い領域が前記第2のトランジスタのベースの一番狭い領域とは異なる幅を有する構成により、前記第1のトランジスタが前記第2のトランジスタよりも降伏しやすくなるように構成された、半導体装置。
IPC (8件):
H01L21/8222 ,  H01L21/331 ,  H01L21/822 ,  H01L21/8228 ,  H01L27/04 ,  H01L27/06 ,  H01L27/082 ,  H01L29/732
FI (4件):
H01L27/06 101D ,  H01L29/72 P ,  H01L27/04 H ,  H01L27/08 101C
Fターム (46件):
5F003BA97 ,  5F003BB01 ,  5F003BB05 ,  5F003BB90 ,  5F003BC08 ,  5F003BC90 ,  5F003BE90 ,  5F003BF03 ,  5F003BG03 ,  5F003BH06 ,  5F003BJ01 ,  5F003BJ03 ,  5F003BJ12 ,  5F003BJ20 ,  5F003BJ90 ,  5F038AR01 ,  5F038BH02 ,  5F038BH05 ,  5F038BH06 ,  5F038BH13 ,  5F038CA02 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ20 ,  5F082AA08 ,  5F082AA17 ,  5F082AA33 ,  5F082BA02 ,  5F082BA04 ,  5F082BA11 ,  5F082BA21 ,  5F082BA28 ,  5F082BA29 ,  5F082BA31 ,  5F082BA35 ,  5F082BA41 ,  5F082BA47 ,  5F082BA48 ,  5F082BC03 ,  5F082BC04 ,  5F082BC11 ,  5F082BC15 ,  5F082DA10 ,  5F082FA16 ,  5F082GA02 ,  5F082GA04
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る