特許
J-GLOBAL ID:200903093649841563

昇圧回路

発明者:
出願人/特許権者:
代理人 (11件): 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  後藤 高志 ,  井関 勝守
公報種別:公開公報
出願番号(国際出願番号):特願2003-061219
公開番号(公開出願番号):特開2004-274861
出願日: 2003年03月07日
公開日(公表日): 2004年09月30日
要約:
【課題】所定の昇圧電位に対する出力電位の変動幅を小さくすると共に、簡易な回路構成で容易に制御ができるようにする。【解決手段】各昇圧セル11〜13は、ダイオード接続された第1のNchトランジスタM11と、ゲートとドレインとが電源電圧VDDに接続され、ソースが第1のNchトランジスタM11のソースと接続された第2のNchトランジスタM12と、第1のNchトランジスタM11のドレイン、及びクロック信号CLK1又はCLK2が入力される昇圧クロック入力端子CLKMの間に設けられた昇圧用キャパシタCPとを有している。昇圧用キャパシタCPには、n個の補助昇圧用キャパシタCS1〜CSnが、外部から入力される制御信号としての昇圧能力切替信号EN1〜ENnにより制御される接続切換回路131〜13nを介してそれぞれ並列に接続されている。【選択図】 図1
請求項(抜粋):
それぞれが、電荷転送トランジスタと、互いに並列に接続された複数の昇圧用キャパシタとを含み、クロック信号により入力電圧を昇圧して出力する1つの又は互いに直列に接続された複数の昇圧セルを有する昇圧部と、 前記昇圧部から出力される昇圧電圧を検知し、検知した昇圧電圧が所定の電圧値以下である場合に、検知信号を出力する昇圧電圧検知部と、 前記検知信号により前記クロック信号を出力するクロック発生部とを備え、 前記昇圧部は、制御信号に基づいて前記複数の昇圧用キャパシタの接続状態を切り換える接続切換回路を有していることを特徴とする昇圧回路。
IPC (4件):
H02M3/07 ,  G11C16/06 ,  H01L21/822 ,  H01L27/04
FI (3件):
H02M3/07 ,  H01L27/04 G ,  G11C17/00 632A
Fターム (19件):
5B025AD10 ,  5B025AE08 ,  5F038AV04 ,  5F038AV06 ,  5F038BG03 ,  5F038BG05 ,  5F038DF08 ,  5F038EZ20 ,  5H730AA14 ,  5H730AA20 ,  5H730AS01 ,  5H730BB02 ,  5H730BB98 ,  5H730DD04 ,  5H730EE59 ,  5H730FD01 ,  5H730FD11 ,  5H730FG01 ,  5H730FG21
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る