特許
J-GLOBAL ID：200903093661072982
出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094742
公開番号（公開出願番号）：特開平6-311017
出願日： 1993年04月22日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】負荷駆動能力の最低に対する最大の比が大きくなるに従って増加する制御回路の素子数及び活性化制御信号線の数の増加する割合を低減する。【構成】負荷駆動能力が互いに異なり(1対2対4)活性化状態のとき入力信号INに応答して共通の負荷回路10を駆動し非活性化状態のとき負荷駆動端からみた内部インピーダンスを高インピーダンス状態とする出力回路ユニット1a〜1cを設ける。これら出力回路ユニット1a〜1cとそれぞれ対応する活性化制御信号ACa〜ACcにより出力回路ユニット1a〜1cの活性化状態,非活性化状態を制御する制御回路2を設ける。
請求項（抜粋）：
負荷回路に対する電流駆動能力が互いに異なる負荷駆動用のトランジスタをそれぞれ備え活性化状態のとき入力信号に応答して共通の負荷回路を駆動し非活性化状態のとき負荷駆動端からみた内部インピーダンスを高インピーダンス状態とする複数の出力回路ユニットと、これら複数の出力回路ユニットとそれぞれ対応する複数の活性化制御信号に応答して対応する前記出力回路ユニットの活性化状態,非活性化状態を制御する制御手段とを有することを特徴とする出力バッファ回路。
IPC (3件)：
H03K 19/0175
, H03F 1/02
, H03K 17/687
H03K 19/00 101 F
, H03K 17/687 F
