特許
J-GLOBAL ID：200903093662354302
データ処理装置および例外処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
小笠原 吉義 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-013421
公開番号（公開出願番号）：特開平7-219774
出願日： 1994年02月07日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】CPU1と,CPU1からのコプロセッサ命令を非同期的に実行するコプロセッサ2を備えたデータ処理装置に関し,特に例外発生時に例外処理を適確に行うための手段を提供することを目的とする。また,コプロセッサ2の正常動作を容易に検証できるようにすることを目的とする。【構成】CPU1のプログラムから,コプロセッサ命令記憶部6に対するアクセス命令を用いることにより,例外発生時にコプロセッサ命令記憶部6の内容を調べ,必要であれば命令をクリアしたり編集して書き戻すことにより,コプロセッサ命令の再試行等を行う。
請求項（抜粋）：
命令を実行する中央処理装置(1) と,その中央処理装置(1)に接続され,中央処理装置(1) から指示されたコプロセッサ命令を非同期的に実行する1個以上のコプロセッサ(2) とを有するデータ処理装置であって,前記コプロセッサ(2) 内に中央処理装置(1) から指示されたコプロセッサ命令を記憶するコプロセッサ命令記憶部(6) と,コプロセッサ命令記憶部(6) に記憶されている命令の実行を制御するコプロセッサ命令制御部(7) と,コプロセッサ命令の演算を実行するコプロセッサ演算器(8) とを備えたデータ処理装置において,前記中央処理装置(1) は,前記コプロセッサ(2) におけるコプロセッサ命令記憶部(6) の内容を参照または更新する命令の命令実行制御手段(40)を持ち,コプロセッサ命令記憶部(6) の内容を中央処理装置(1) で動作するプログラムから前記命令によりアクセス可能に構成されたことを特徴とするデータ処理装置。
IPC (4件)：
G06F 9/38 380
, G06F 9/38 370
, G06F 11/00 310
, G06F 15/16 370
