特許
J-GLOBAL ID：200903093692341078
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-094693
公開番号（公開出願番号）：特開平5-291543
出願日： 1992年04月15日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 本発明はSOI(Silicon On Insulator) 形成方法, 特にSIMOX(Separation By Implanted Oxygen) によるSOI 形成方法の改良に関し, 埋め込みSiO2層とSi層の界面が平坦で, 且つ薄い埋め込みSiO2層と,薄いSi層を有するSOI の形成方法を提供することを目的とする。【構成】 Si基板表面に一定のエネルギーを有する酸素イオンを注入する工程と,該注入面側の該Si基板を, 一定深さ除去する工程と, 該一定深さ除去されたSi基板表面に前記エネルギーよりも低いエネルギーを有する酸素イオンを注入する工程と, 該Si基板をアニーリングする工程とを有するように構成するか, 又は,Si基板表面に一定のエネルギーを有する酸素イオンを注入する工程と,該Si基板表面に一定の厚さのエピタキシャルSi層を堆積する工程と,該エピタキシャルSi層表面に前記エネルギーよりも高いエネルギーを有する酸素イオンを注入する工程と, 該Si基板をアニーリングする工程とを有するように構成する。
請求項（抜粋）：
Si基板表面に第1のエネルギーと第1の投影飛程を有する酸素イオンを注入する工程と,該注入面側の該Si基板を, 一定深さ除去する工程と, 該一定深さ除去されたSi基板表面に酸素イオンを注入し,第2のエネルギーは第1のエネルギーよりも低く,第2の投影飛程は第1の投影飛程よりも小さくなるように設定する工程と, 該Si基板をアニーリングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
