特許
J-GLOBAL ID：200903093697512288
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-174034
公開番号（公開出願番号）：特開平7-029375
出願日： 1993年07月14日
公開日（公表日）： 1995年01月31日
要約：
【要約】【構成】アドレス遷移検出手段を備えた内部同期型の半導体記憶装置において、テスト時における前記アドレス遷移検出信号のパルス幅が、通常動作時における前記アドレス遷移検出信号のパルス幅よりも短くなるように制御するモード切り換え回路15を設けた半導体記憶装置。【効果】不良メモリセルの検出を容易にできる。アドレスが変化してから選択されたメモリセルのデータを読み出す場合においてビット線のプリチャージ及びイコライズが十分に行なわれないため、データ保持特性、安定性に余裕のないすなわちマージナルなメモリセルはデータの読み出しを行なうことができず不良として判定することができる。従って、検査時間の長い複雑なテストを行なわなくても、検査時間の短いテストパターンで不良メモリセルを容易に発見できる半導体記憶装置を得ることができる。
請求項（抜粋）：
外部入力アドレス信号の変化を検出してパルス信号を発生するアドレス遷移検出回路と、複数の前記アドレス遷移検出回路の出力を合成してアドレス遷移検出信号を得るパルス信号合成回路を有する内部同期型の半導体記憶装置において、テスト時における前記アドレス遷移検出信号のパルス幅が、通常動作時における前記アドレス遷移検出信号のパルス幅よりも短くなるように制御するモード切り換え回路を設けたことを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 L
, G11C 11/34 341 D
