特許

J-GLOBAL ID：200903093731782818

半導体集積回路の設計方法

発明者： 一宮 敬弘
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-060933
公開番号（公開出願番号）：特開2000-259692
出願日： 1999年03月09日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 スキャンレジスタを用いて被観測信号の観測を行うことで半導体集積回路を設計するに際し、配線長の増加や遅延値の増加や面積増加を招かないようにする。【解決手段】 レイアウト工程時に、素子の配置にもとづいた遅延値を利用して既存回路のタイミング余裕度を調べ、各スキャンレジスタを終点とするパスのタイミング余裕度、および、被観測点のタイミング余裕度を算出し、被観測点とこの被観測点を観測するスキャンレジスタとを接続した場合の被観測点のタイミング余裕度と、スキャンレジスタと被観測点との距離とに基づき、観測候補となるスキャンレジスタを選び、その中から、観測スキャンレジスタとして一つ選択し、前記工程にて選択した観測スキャンレジスタを実際に置き換えて、対応する被観測信号と接続する回路変更を行う。

請求項（抜粋）：

スキャンレジスタを用いて被観測信号の観測を行うことで半導体集積回路を設計する方法であって、レイアウト工程時に、素子の配置にもとづいた遅延値を利用して既存回路のタイミング余裕度を調べ、各スキャンレジスタを終点とするパスのタイミング余裕度、および、被観測点のタイミング余裕度を算出し、被観測点とこの被観測点を観測するスキャンレジスタとを接続した場合の被観測点のタイミング余裕度と、スキャンレジスタと被観測点との距離とに基づき、観測候補となるスキャンレジスタを選び、その中から、観測スキャンレジスタとして一つ選択し、前記工程にて選択した観測スキャンレジスタを実際に置き換えて、対応する被観測信号と接続する回路変更を行うことを特徴とする半導体集積回路の設計方法。

IPC (3件)：

G06F 17/50 ,  G01R 31/28 ,  H01L 21/82

FI (3件)：

G06F 15/60 654 N ,  G01R 31/28 G ,  H01L 21/82 C

Fターム (13件)：

2G032AC10 ,  2G032AD06 ,  2G032AE07 ,  2G032AK16 ,  5B046AA08 ,  5B046BA03 ,  5B046BA04 ,  5F064DD14 ,  5F064DD39 ,  5F064EE03 ,  5F064EE08 ,  5F064EE47 ,  5F064EE54