半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-287701
公開番号（公開出願番号）：特開平9-128972
出願日： 1995年11月06日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】メモリセルの配置位置や行アドレス選択方法によりアクセスタイムが遅くなることがなく、高速動作が可能な半導体記憶装置を提供すること【解決手段】複数のアドレスバッファ回路および複数のプリデコーダ回路のうち、メモリセルのワード線選択に関係するアドレスバッファ回路およびプリデコーダ回路のすべてをメモリセルアレイ領域を挟んでセンスアンプ領域と反対の領域に配置する。【効果】アドレス入力からセンスアンプ入力までの総合的な遅延時間を高速化でき高速アクセスタイムを実現できる。

請求項（抜粋）：

複数のメモリセルをマトリックス状に配置したメモリセルアレイと、前記メモリセルアレイに近接して配置され前記メモリセルのワード線を選択する複数のワード線デコーダ回路と、前記メモリセルアレイに近接して配置されメモリセルのデータを増幅するセンスアンプ回路と、外部端子から供給されるアドレス信号を受ける複数のアドレスバッファ回路と、前記複数のアドレスバッファ回路より出力される相補アドレス信号を解読する複数のプリデコーダ回路を備える半導体記憶装置において、前記複数のアドレスバッファ回路および複数のプリデコーダ回路のうち、前記ワード線選択に関係するアドレスバッファ回路、および前記ワード線選択に関係するプリデコーダ回路のすべてが、前記メモリセルアレイ領域を挟んで前記センスアンプが配置される領域と反対の領域に配置されることを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/41 , H01L 21/8244 , H01L 27/11

FI (2件)：

G11C 11/34 345 , H01L 27/10 381

引用特許：

出願人引用 (5件)

特開昭61-218166
特開平1-146189
特開平4-258161

全件表示

審査官引用 (8件)

特開昭61-218166
特開平1-146189
特開平1-146189

全件表示

前のページに戻る