特許
J-GLOBAL ID:200903093743856906

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 池内 寛幸 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-325836
公開番号(公開出願番号):特開平9-167784
出願日: 1995年12月14日
公開日(公表日): 1997年06月24日
要約:
【要約】【課題】 半導体素子1の素子形成面上にポリイミド樹脂からなるα線遮蔽膜4を設け、半導体素子1の素子形成面と回路基板6との間に絶縁性樹脂10を充填してなる半導体装置において、絶縁性樹脂10に発生する気泡に起因した半導体素子1と回路基板6の接続不良を防止する。【解決手段】 半導体素子1の素子形成面上に電極端子2近傍を除いて所定の膜厚のポリイミド樹脂膜4を均一に形成し、電極端子2上にポリイミド樹脂膜4から頂頭部が露出するように突起電極5を形成し、突起電極5の周囲の凹部に流動性を有する全芳香族ポリイミド前駆体溶液をポリイミド樹脂膜4の高さ付近まで充填し、加熱処理により硬化させ、ポリイミド樹脂膜4と一体化させ、ポリイミド膜4の表面を平坦にする。
請求項(抜粋):
半導体素子の素子形成面上の所定の位置に形成された電極端子と、前記電極端子の一部に形成された突起電極と、前記突起電極の頂頭部が露出するように、かつ露出した頂頭部を除いた突起電極部に密着し、前記突起電極の高さより低い膜厚を有し、表面に凹部が生じないように前記半導体素子の素子形成面を覆うα線遮蔽膜と、所定の回路パターンが形成された回路基板と、前記回路基板上の所定の電極端子と前記突起電極の頂頭部とを電気的に接続する結合層と、前記半導体素子と前記回路基板の隙間部に充填され、前記半導体素子と前記回路基板の固定する絶縁性樹脂層とを具備する半導体装置。
引用特許:
出願人引用 (12件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-211207   出願人:ソニー株式会社
  • ベアチップの構造
    公報種別:公開公報   出願番号:特願平4-208085   出願人:富士通株式会社
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平4-019279   出願人:株式会社東芝
全件表示
審査官引用 (12件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-211207   出願人:ソニー株式会社
  • ベアチップの構造
    公報種別:公開公報   出願番号:特願平4-208085   出願人:富士通株式会社
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平4-019279   出願人:株式会社東芝
全件表示

前のページに戻る