特許

J-GLOBAL ID：200903093749300489

半導体基板及びその製造方法

発明者： 上田 多加志
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-018515
公開番号（公開出願番号）：特開2000-223679
出願日： 1999年01月27日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 バルク領域とSOI領域とが1つの基板に構成されてなる部分SOI基板において、バルク領域の表面とSOI領域の表面半導体層の表面とが平坦な、つまり、両領域の厚みが均一な基板を得ることができ、効率的、確実かつ簡便に、部分SOI基板表面から小さな距離を有する領域にゲッタリングサイトが形成された部分SOI構造の半導体基板を提供することを目的とする。【解決手段】 第1の半導体基板からなる表面半導体層と第2の半導体基板からなる支持基板との間に縦断面台形形状の埋め込み絶縁膜を備え、前記表面半導体層と支持基板との界面付近であり、かつ埋め込み絶縁膜と隣り合う領域にゲッタリング層を有する半導体基板。

請求項（抜粋）：

第1の半導体基板から形成される表面半導体層と第2の半導体基板から形成される支持基板との間に縦断面台形形状の埋め込み絶縁膜を備え、前記表面半導体層と支持基板との界面付近であり、かつ埋め込み絶縁膜と隣り合う領域にゲッタリング層を有することを特徴とする半導体基板。

IPC (4件)：

H01L 27/12 ,  H01L 21/208 ,  H01L 21/265 ,  H01L 21/322

FI (4件)：

H01L 27/12 B ,  H01L 21/208 ,  H01L 21/322 Q ,  H01L 21/265 W