特許
J-GLOBAL ID：200903093753330368
キャッシュメモリを有する計算機の改良
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野萩 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-060036
公開番号（公開出願番号）：特開平6-274414
出願日： 1993年03月19日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】大量のデータを高速に処理し、しかも、キャッシュ汚染による性能低下を防止する。マルチプロセッサシステムにも適用可能。【構成】複数のエントリを持つデータメモリ93を内蔵し、記憶装置3に直結された補助データ処理装置1が、命令処理装置群2から送られる処理要求を、記憶装置に直接アクセスして実行する。データメモリの各エントリは処理要求を発行した命令処理装置に割り当てられ、処理要求に応じて記憶装置から読み出されたデータを、その一部を次の処理要求が使えるように保存する。タグ回路7は、各エントリが割り当てられた命令処理装置の識別番号及びそのエントリ内のデータのアドレスと長さを保持し、各処理要求が保存データを誤りなく使用するように監視する。各命令処理装置は、補助データ処理装置に送るべき処理要求を、オペランドの状況に応じて選択する。
請求項（抜粋）：
記憶装置と、前記記憶装置内のデータの一部の写しを保持するためのキャッシュメモリと、命令デコーダの出力を受けて、前記記憶装置内のアドレスで指定されるオペランドの状況を判定する手段と、前記判定手段の出力に応答して、前記オペランドの処理における前記キャッシュメモリの使い方を変更する手段とを含む、計算機。
IPC (2件)：
G06F 12/08
, G06F 15/16 320
