特許

J-GLOBAL ID：200903093762705560

半導体装置の製造方法

発明者： 新関 弘晃
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-002693
公開番号（公開出願番号）：特開2004-214572
出願日： 2003年01月09日
公開日（公表日）： 2004年07月29日
要約：

【課題】ポリシリコン層を用いたゲート電極を有する電界効果トランジスタの製造方法において、イオン注入時のチャネリングイオンによるポリシリコンゲート電極の突き抜けを防止できる方法を提供する。【解決手段】ポリシリコンゲート電極41用のポリシリコン層に対するイオン注入、シリコン基板1に対するLDD領域11用のイオン注入、シリコン基板1に対するソース・ドレイン領域12用のイオン注入の各工程を、LSS理論で不純物濃度ピーク位置を示す投影飛程(Rp)に対する前記ポリシリコン層の厚さ(t)の比(t/Rp)が10以上となる条件で行う。【選択図】 図2

請求項（抜粋）：

半導体基板上に形成されたポリシリコン層にイオン注入法により不純物を導入する第1の不純物導入工程と、 前記ポリシリコン層を所定のパターンに形成するパターニング工程と、 前記パターニング工程により形成されたポリシリコンパターンを露出した状態で、このポリシリコンパターン側から前記半導体基板の表面に、イオン注入法により不純物を導入する第2の不純物導入工程と、 を備えた半導体装置の製造方法において、 前記第1および第2の不純物導入工程を、LSS理論で不純物濃度ピーク位置を示す投影飛程(Rp)に対する前記ポリシリコン層の厚さ(t)の比(t/Rp)が10以上となる条件で行うことを特徴とする電界効果トランジスタの製造方法。

IPC (9件)：

H01L29/78 ,  H01L21/265 ,  H01L21/266 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49

FI (9件)：

H01L29/78 301G ,  H01L21/28 A ,  H01L21/28 301A ,  H01L29/78 301L ,  H01L21/265 P ,  H01L27/08 321D ,  H01L27/08 321E ,  H01L29/58 G ,  H01L21/265 M

Fターム (47件)：

4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD81 ,  4M104DD91 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH07 ,  4M104HH16 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BG12 ,  5F048DA23 ,  5F048DA25 ,  5F140AA28 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG28 ,  5F140BG32 ,  5F140BG33 ,  5F140BG37 ,  5F140BG56 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140CB01