特許

J-GLOBAL ID：200903093775578770

半導体装置の素子分離領域の形成方法

発明者： 市川 正史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-070632
公開番号（公開出願番号）：特開平11-274285
出願日： 1998年03月19日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】STIの表面上に形成する配線の加工性,信頼性等の確保の容易になるSTIの形成方法を提供する。【解決手段】TEOSを原料としたLPCVDにより、溝104の最小幅の1/2より薄い二酸化シリコン膜121を形成し、ボイド151が生じる膜厚の多結晶シリコン膜122を形成する。CMPを施して溝104に二酸化シリコン膜121a,多結晶シリコン膜122aを残置し、ボイド151を窪み151aに変える。多結晶シリコン膜152aを熱酸化して溝104を二酸化シリコン膜141で充填する。

請求項（抜粋）：

シリコン基板の表面にパッド酸化膜と窒化シリコン膜とを順次形成し、該窒化シリコン膜と該パッド酸化膜とを順次パターニングして該シリコン基板の表面の素子形成予定領域に該パッド酸化膜と窒化シリコン膜との積層膜を残置し、異方性ドライ・エッチングにより該積層膜に自己整合的に該シリコン基板の表面の素子分離予定領域に溝を形成する工程と、TEOSを原料とした減圧気相成長(LPCVD)により、前記窒化シリコン膜の上面における膜厚が前記溝の最小幅の1/2より薄くなるようにして、該溝の部分において窪みのある姿態を有して該溝を覆う二酸化シリコン膜を全面に形成する工程と、シランを原料としたLPCVDにより、前記窪みの部分での膜厚が該部分での該二酸化シリコン膜の膜厚より薄く,さらに,前記窪みの上端を塞ぐように、全面に多結晶シリコン膜を形成する工程と、前記窒化シリコン膜をストッパとした化学機械研磨(CMP)により、前記多結晶シリコン膜および前記二酸化シリコン膜を除去して、前記溝内にのみに該多結晶シリコン膜および二酸化シリコン膜を残置する工程と、熱酸化により、前記多結晶シリコン膜を酸化する工程と、ウェット・エッチングにより、前記窒化シリコン膜およびパッド酸化膜を順次除去する工程とを有することを特徴とする半導体装置の素子分離領域の形成方法。