特許

J-GLOBAL ID：200903093785653916

半導体装置およびその製造方法

発明者： 稲葉 健仁 ,  市瀬 理彦 ,  大谷内 賢治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-121046
公開番号（公開出願番号）：特開平11-312780
出願日： 1998年04月30日
公開日（公表日）： 1999年11月09日
要約：

【要約】【課題】 実装時における半導体装置の一層の薄型化を図る。電気接続部の信頼性を向上させる。【解決手段】 半導体装置1の基板2の表面には内部電極6および外部導出用配線7が形成され、その裏面にはスルーホール(不図示)によって外部導出用配線7に導通された半田バンプ8が設けられている。基板2の表面には第1の半導体チップ3が搭載され、基板2の裏面には第2の半導体チップ4が搭載されている。第1の半導体チップ3の電極部は内部配線6の一方のボンディングパッド6aに接続され、第2の半導体チップ4の電極部は、基板2に設けられた開口部5を通されたボンディングワイヤ9b、9cによって、内部配線6の他方のボンディングパッド6a、外部導出用配線7に接続されている。半田バンプ8は、第2の半導体チップ4の厚み以上の高さに形成されている。

請求項（抜粋）：

表面には外部導出用配線が形成され、裏面には前記外部導出用配線に導通された半田バンプが設けられた基板と、一方の面に電極部が設けられ、該電極部が前記外部導出用配線に接続された状態で前記基板の表面に搭載された第1の半導体チップと、一方の面に電極部が設けられ、該電極部が前記外部導出用配線に接続された状態で前記基板の裏面に搭載された第2の半導体チップとを有する半導体装置であって、前記半田バンプは前記第2の半導体チップの厚み以上の高さを有することを特徴とする半導体装置。

IPC (6件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 301 ,  H01L 21/60 311 ,  H01L 23/12

FI (4件)：

H01L 25/08 Z ,  H01L 21/60 301 A ,  H01L 21/60 311 R ,  H01L 23/12 L